IBM dévoile sa technologie de puce sub-1 nm
La nouvelle puce sub-1 nm d'IBM intègre près de 100 milliards de transistors sur une surface de la taille d'un ongle, soit une densité presque deux fois supérieure à celle de la puce 2 nm dévoilée par l'entreprise en 2021.
IBM a présenté ce qu'elle décrit comme la « première technologie de puce au monde sous le seuil de 1 nanomètre (nm) », reposant sur une architecture de transistors gravée en 0,7 nm, soit 7 angströms.
La nouvelle puce sub-1 nm d'IBM regroupe près de 100 milliards de transistors sur une puce de la taille d'un ongle, offrant une densité presque deux fois supérieure à celle de sa puce 2 nm présentée en 2021. Selon un communiqué de l'entreprise, cette avancée est rendue possible grâce à une série d'innovations structurelles et matérielles, notamment l'architecture tridimensionnelle Nanostack d'IBM, qui démontre qu'il est encore possible d'améliorer les performances et l'efficacité énergétique, même lorsque les dimensions des composants approchent l'échelle atomique.
Les résultats techniques publiés indiquent que cette nouvelle puce pourrait représenter un bond significatif en matière de performances, avec jusqu'à 50 % de performances supplémentaires ou 70 % d'efficacité énergétique en plus par rapport aux puces IBM gravées en 2 nm. Cette évolution pourrait accélérer les capacités de calcul pour des applications allant de l'IA générative et des infrastructures cloud aux appareils électroniques de nouvelle génération.
« La dernière avancée d'IBM dans le domaine des puces marque une étape majeure dans l'histoire de l'informatique, en faisant franchir à la technologie le cap de l'ère du nanomètre pour atteindre l'échelle des atomes. Avec notre nouvelle architecture Nanostack, nous ne nous contentons pas de fabriquer des transistors plus petits : nous réinventons la manière dont les puces sont conçues afin d'offrir une puissance de calcul et une efficacité énergétique considérablement accrues », a déclaré Jay Gambetta, directeur d'IBM Research et IBM Fellow. « Cette innovation, une première dans l'industrie, prolonge la tradition d'IBM en matière de technologies de nouvelle génération et jette les bases de la prochaine ère de l'informatique. »
Pour concevoir cette puce, les chercheurs d'IBM ont développé une architecture de transistors entièrement nouvelle, baptisée Nanostack, présentée comme la première conception tridimensionnelle de l'industrie reposant sur des nanosheets. Cette architecture empile verticalement les transistors de manière décalée, en exploitant une intégration séquentielle en 3D afin d'augmenter la densité de transistors sur une même puce. Selon IBM, cette conception permet également d'utiliser différentes combinaisons de matériaux dans chacune des couches empilées, optimisant ainsi indépendamment les performances et l'efficacité énergétique de chaque transistor.
IBM indique que l'architecture Nanostack a été validée expérimentalement grâce à un procédé de liaison diélectrique ultra-fin dans l'intégration CMOS, à la démonstration d'une architecture à double canal ainsi qu'au fonctionnement d'un inverseur CMOS conforme aux performances de commutation attendues.
