Huawei propose la loi d’échelle Tau comme successeur de la loi de Moore
Lors du IEEE International Symposium on Circuits and Systems organisé à Shanghai le 25 mai, Huawei a présenté la loi d’échelle Tau — un nouveau principe destiné à guider le développement des semi-conducteurs et que l’entreprise présente comme un successeur de la loi de Moore, qui soutient l’industrie depuis plus de cinq décennies.
La loi d’échelle Tau – ou τ – a été présentée lors d’un discours inaugural par He Tingbo, président de la division semi-conducteurs de Huawei. Le principe central repose sur un passage de la mise à l’échelle géométrique, qui a permis la miniaturisation des transistors sous la loi de Moore, à une mise à l’échelle fondée sur le temps. Au lieu de mesurer les progrès en fonction de la taille des transistors, la loi τ évalue les avancées selon la réduction du délai de propagation des signaux, en comprimant la constante de temps τ à travers l’ensemble de la pile système, des transistors individuels jusqu’aux interconnexions, puces et systèmes informatiques.
L’argument pratique avancé par Huawei est que la loi de Moore se heurte désormais à de sévères limites physiques ainsi qu’à des rendements économiques décroissants. Réduire davantage la taille des transistors devient de plus en plus difficile et coûteux, tandis que les bénéfices liés à la baisse du coût par transistor — qui ont défini l’économie des semi-conducteurs pendant des décennies — se sont largement érodés.
L’application de ce cadre par Huawei repose notamment sur une technologie baptisée LogicFolding, qui supprime les contraintes physiques des architectures de circuits traditionnelles afin de raccourcir considérablement les connexions des chemins critiques. L’entreprise décrit également un mécanisme de co-optimisation à plusieurs niveaux couvrant les dispositifs, les circuits, les puces et les systèmes, incluant un nouveau protocole d’interconnexion appelé UnifiedBus pour les systèmes de calcul dédiés à l’IA.
Selon Huawei, l’entreprise a conçu et produit en masse 381 puces basées sur la loi d’échelle τ au cours des six dernières années. Les puces Kirin dont la sortie est prévue à l’automne 2026 seront les premières à utiliser l’architecture LogicFolding. D’ici 2031, Huawei affirme que ses puces haut de gamme conçues selon la loi τ devraient atteindre une densité de transistors équivalente à un procédé de fabrication en 1,4 nanomètre.
« Aucune entreprise ne peut, à elle seule, trouver toutes les réponses sur la voie de l’évolution des semi-conducteurs », a déclaré He Tingbo dans un communiqué de presse. « Avec la loi d’échelle τ, nous espérons travailler étroitement avec des scientifiques, des ingénieurs et des partenaires industriels du monde entier. »
Il convient toutefois de noter que la loi d’échelle τ constitue le propre cadre théorique de Huawei et n’a pas encore été validée de manière indépendante ni adoptée par l’industrie des semi-conducteurs dans son ensemble. L’affirmation selon laquelle elle représenterait un véritable successeur à la loi de Moore correspond à la position de Huawei. Les projections concernant la densité de transistors à l’horizon 2031 sont également des estimations internes de l’entreprise.
