Microchip révolutionne l’interconnexion IA avec le premier switch PCIe Gen 6 gravé en 3 nm
Microchip Technology a dévoilé dans un communiqué le Switchtec Gen 6 PCIe Switch, premier du marché à adopter un procédé de fabrication en 3 nanomètres. Ce composant de nouvelle génération vise à répondre à la demande explosive de bande passante et de faible latence liée aux charges de travail en intelligence artificielle (IA) et au calcul haute performance (HPC). Avec jusqu’à 160 lignes PCIe, il offre une connectivité dense et économe en énergie pour les serveurs de pointe utilisés dans les centres de données hyperscale.
Le standard PCIe 6.0 double la vitesse de transfert de la génération précédente (PCIe 5.0), atteignant 64 GT/s par ligne. Cette architecture permet une communication fluide et rapide entre CPUs, GPUs, SoCs et accélérateurs IA, supprimant les goulets d’étranglement observés dans les architectures antérieures. Les switchs Switchtec Gen 6 créent un maillage d’interconnexion haute performance entre les ressources de calcul, indispensable pour les infrastructures d’IA distribuée et de cloud computing.
Sécurité matérielle et cryptographie post-quantique
L’un des aspects technologiques les plus marquants de cette gamme est l’intégration d’un hardware root of trust et d’un secure boot conforme à la norme cryptographique post-quantique CNSA 2.0. Ces fonctions garantissent un démarrage sécurisé du système et une protection renforcée face aux menaces émergentes, un enjeu majeur pour les applications critiques de l’IA et du cloud souverain.
Architecture et fonctions avancées de commutation
Le Switchtec Gen 6 se compose de 20 ports et 10 stacks, avec contrôleurs hot-plug et surprise-plug sur chaque port, assurant une flexibilité maximale dans la configuration des systèmes. Il prend en charge le Non-Transparent Bridging (NTB), permettant d’interconnecter plusieurs domaines hôtes, ainsi que le multicast pour la distribution de données à grande échelle au sein d’un même domaine.
L’intégration d’un processeur MIPS embarqué, associée à de multiples options de bifurcation (x8 et x16), confère à cette architecture une adaptabilité rare. Le mode Flow Control Unit (FLIT) et le Forward Error Correction (FEC) léger, introduits par PCIe 6.0, optimisent encore la fiabilité et la gestion dynamique des ressources.
Un maillon essentiel du “compute pooling”
Comme l’explique Brian McCarson, vice-président de la division Data Center de Microchip, les infrastructures de calcul tendent désormais vers un modèle de ressources partagées, où les composants forment un “pool” interconnecté plutôt qu’un système figé. En offrant une interface directe et homogène entre les accélérateurs GPU d’un rack, le Switchtec Gen 6 réduit la perte de signal et maintient une latence minimale, conditions essentielles pour les fabric réseaux d’IA.
Outils de développement et diagnostic intégrés
Pour accompagner ses clients, Microchip fournit le logiciel de diagnostic ChipLink, une interface graphique complète pour la configuration, l’analyse et le débogage en temps réel, connectable via PCIe ou signaux auxiliaires (UART, TWI, EJTAG). Un kit d’évaluation, le PM61160-KIT, permet aussi de tester les fonctionnalités du switch dans différents environnements matériels.
Avec cette famille de switches PCIe Gen 6 en 3 nm, Microchip s’impose comme un acteur clé dans la redéfinition de l’architecture électronique des datacenters. En combinant densité, efficacité énergétique et sécurité renforcée, ces composants incarnent le cœur technologique de l’infrastructure IA de demain.
