LibreLane : Le nouveau souffle des outils open source pour la conception de puces

OpenLane, développé à l’origine par eFabless, avait réussi à réunir plusieurs briques logicielles open source : Yosys (synthèse logique), OpenROAD (placement et routage), Magic (DRC/LVS) et KLayout (visualisation et édition de layout), dans un flux RTL-to-GDSII prêt à l’emploi. Cet outil avait trouvé un terrain d’application concret avec le procédé SkyWater 130 nm et le procédé plastique de Pragmatic Semi, ouvrant la voie à des dizaines de projets de puces RISC-V et d’ASICs spécialisés conçus sans outils propriétaires. Mais après la fermeture d’eFabless en 2024, le besoin d’un successeur plus performant et maintenu à long terme s’est imposé. C’est dans ce contexte qu’est né LibreLane, repris sous l’égide de la communauté FOSSi.

LibreLane : une refonte complète et une approche modulaire

Contrairement à un simple dérivé, LibreLane est une réécriture totale d’OpenLane.  Il s’appuie sur une architecture en Python, offrant un moteur de flux extrêmement modulaire :

• États immuables et sérialisables : chaque étape génère un nouvel état (par exemple, la netlist, le DEF ou la zone de la puce en µm²), stocké en JSON pour garantir traçabilité et reproductibilité.
• Étapes comme fonctions pures : chaque opération (floorplan, routage, extraction) prend un état en entrée et en produit un nouveau, évitant toute dépendance à une base de données monolithique.
• Exploration parallèle : LibreLane peut exécuter plusieurs variantes d’un flux en parallèle, permettant une optimisation simultanée de la surface, des timings ou de la consommation.  

Cette approche rend le flux hautement reproductible et plus facile à déboguer, un point critique qui faisait défaut à OpenLane.

Flexibilité et personnalisation des flux

L’une des grandes forces de LibreLane est son système de configurations immuables et fortement typées. Les concepteurs peuvent définir leurs paramètres en Tcl, JSON, YAML ou Python, avec une validation automatique pour éviter les erreurs tardives.  

Les flux peuvent se décliner en deux approches :  

• SequentialFlows : une suite simple d’étapes pour une exécution linéaire traditionnelle.
• Flux personnalisés : des fonctions complexes contrôlées par l’utilisateur, intégrant par exemple des explorations multi-fils ou l’usage d’outils externes.  

Cette flexibilité ouvre la voie à une hybridation : LibreLane permet d’intégrer des outils propriétaires comme Synopsys Design Compiler ou PrimeTime, lorsque l’objectif est de maximiser les performances, tout en conservant une base 100% open source pour la reproductibilité.

Vers une démocratisation des ASIC open source

Avec LibreLane, les développeurs de la FOSSi Foundation entendent reprendre le flambeau d’OpenLane et aller plus loin dans la logique de transparence et d’accessibilité à la conception de semi-conducteurs. Cette flexibilité ouvre la porte à plusieurs usages :  

• Pédagogie : universités et laboratoires d’enseignement peuvent former les ingénieurs à l’EDA sans coûts de licences.
• Startups hardware : possibilité de prototyper rapidement une puce sans investir dans des outils EDA propriétaires.
• Communauté open hardware : continuité pour des puces RISC-V ou des circuits spécialisés (ML, IoT, capteurs).  

En redonnant vie à l’initiative, LibreLane pourrait devenir la pierre angulaire du design open source de semi-conducteurs, là où OpenLane avait ouvert la voie. Sa modularité, sa reproductibilité et sa compatibilité rétroactive avec les scripts OpenLane originaux en font un outil à la fois familier et radicalement plus puissant.